IMPLEMENTAÇÃO DE APRENDIZADO POR REFORÇO EM HARDWARE PARA APLICAÇÕES DE COMPUTAÇÃO DE BORDA (“EDGE COMPUTING”)

Autores

  • Pedro dos Prazeres Marques Instituto Federal de Educação, Ciência e Tecnologia de São Paulo - IFSP
  • Olívia Furlani Camargo de Souza Instituto Federal de Educação, Ciência e Tecnologia de São Paulo - IFSP
  • Felipe Neves de Sousa Lima Instituto Federal de Educação, Ciência e Tecnologia de São Paulo - IFSP
  • Ricardo Pires Instituto Federal de Educação, Ciência e Tecnologia de São Paulo - IFSP
  • Miguel Angelo de Abreu de Sousa Instituto Federal de Educação, Ciência e Tecnologia de São Paulo - IFSP

Palavras-chave:

Inteligência Artificial, Aprendizado por Reforço, Computação de borda, Microcomputadores, ESP32, Hardware

Resumo

Este trabalho apresenta uma pesquisa de natureza aplicada, com enfoque exploratório e bibliográfico, cujo objetivo é desenvolver uma implementação do algoritmo de Aprendizado por Reforço (Reinforcement Learning) em um sistema de computação de borda, utilizando, em sua fase inicial, o microcontrolador ESP32. O aprendizado por reforço é uma subárea da Inteligência Artificial que permite capacitar agentes autônomos a tomar decisões em ambientes dinâmicos com base em interações sucessivas com o meio. Apesar de seu potencial em diversas aplicações, sua execução ainda é amplamente dependente de plataformas baseadas em software e computação em nuvem, o que pode acarretar instabilidades de conexão, aumento da latência e vulnerabilidades na segurança dos dados. A proposta deste estudo é investigar alternativas para viabilizar a execução local e embarcada do algoritmo, contribuindo com soluções que aliam portabilidade, desempenho e segurança. A escolha do ESP32 como plataforma inicial se justifica por seu bom desempenho computacional, dimensões reduzidas, ampla conectividade e custo acessível, características compatíveis com os requisitos de aplicações embarcadas. Essa abordagem visa validar a viabilidade do uso de hardware leve e de baixo custo como etapa preliminar à futura implementação em FPGA, conforme previsto no projeto.

Downloads

Publicado

2026-02-06